PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-282804

(43)Date of publication of application: 13.12.1991

(51)Int.CI.

GO6F

(21)Application number: 02-084035

(71)Applicant: NEC CORP

(22)Date of filing:

30.03,1990


(72)Inventor: NAGAISHI HATSUHIRO

(54) MICROCOMPUTER

(57)Abstract:

PURPOSE: To obtain a wide application range of a microcomputer by discriminating whether reset is inputted with an oscillator stopped or oscillated and switching the state to the CPU operation state immediately after release of reset in the case of reset input with the oscillator not stopped.

CONSTITUTION: A power-on flag 14 is cleared by a CPU 1 in the instruction execution state, namely, in the oscillating state of an oscillator 3. When a reset signal RST is made active in this state, the CPU 1 is initialized, and a CPU operation clock is not outputted to the CPU because a mask control signal MSK is active. The reset signal RST is made inactive, the CPU operation clock is outputted to the CPU 1 because the mask control signal MSK is made inactive, and the state is switched to the CPU operation state after release of reset. Thus, a wise application range of the microcomputer is obtained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A) 平3-282804

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)12月13日

G 06 F 1/04

301 A

7459-5B

審査請求 未請求 請求項の数 1 (全6頁)

69発明の名称

マイクロコンピユータ

②特 願 平2-84035

②出 願 平2(1990)3月30日

@発明者

永石 初弘

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

创出 願 人 日本電気株式会社 東京都港区芝5丁目7番1号

個代 理 人 弁理士 内 原 晋

明 細 書

1. 発明の名称

マイクロコンピュータ

2. 特許請求の範囲

1. マイクロコンピュータにおいて、

CPU動作クロック用の基準クロックを発生する発信器と

該発振器の基準クロックをカウントし、該発振器の発振安定時間を確保する発振安定時間計測用カウンタと、

CPUから出力されるストップ制御信号により前記発振器を停止させ、外部割込み要求信号またはCPUのリセット信号により発振器を発振させる発振器制御回路と、

リセット信号または前記ストップ制御信号により前記カウンタをクリアするカウンタ制御回路と、

該マイクロコンピュータの電源電圧の投入を記 憶するパワーオンフラグと、

リセット信号がインアクティブでパワーオンフ

ラグに電源電圧の投入が記憶されていないか、リセット信号、ストップ制御信号ともにインアクティブか、リセット信号がインアクティブで発振安定時間計削用カウンタからオーバーフロー信号が出力されたときのいずれかの場合にマスク制御信号をインアクティブにし、これら以外の場合にはマスク制御信号をアクティブにするマスク制御信号を生回路と、

マスク制御信号がインアクティブの場合のみ、前記基準クロックをCPUに出力するゲート回路とを有することを特徴とするマイクロコンピュータ。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、マイクロコンピュータのリセット制御回路に関し、特にリセット解除後の発振安定時間の制御回路に関する。

[従来の技術]

シングルチップマイクロコンピュータは通常発 振器を内蔵しており、外部に水晶発振子やセラ

ミック発振子等を発振器に接続してクロックを生 成する。また、最近のマイクロコンピュータでは 消費電力を低減できるストップモードなどのスタ ンバイ機能を内蔵していることが多い。ストップ モードは、発振器を停止させることでマイクロコ ンピュータ全体の動作を停止するモードであり 相補型金属酸化膜半導体で実現されたマイクロ コンピュータでは発振器停止によりマイクロコン ピュータ内の全ての動作クロックが停止するため リーク電流だけの超低消費電力状態を実現するこ とが可能である。このスタンバイ状態は一般的に はリセット入力あるいは外部割込み入力で解除さ れる。そして、発振器の特性として、発振器が停 止している状態から発振器の出力が安定するまで には、接続された発振子の種類によって固有の発 振安定時間(例えば数m sec ~数十m sec)を確 保する必要がある。

第2図はこの種のマイクロコンピュータの従来 例のブロック図である。

発掘子接続端子10、11に水晶発振子等(図

リップフロップ 5 は、エッジ検出回路 6.の出力に よってセットされ、ORゲート 8 の出力によって リセットされる。ORゲート 7 の出力 C L R はカ ウンタ 2 に入力され、カウンタ 2 のクリア動作を 行なう。

次に、第2図の従来例の動作を説明する。

示せず)が接続され、発振器3の出力f。は発振 安定時間計測用カウンタ2(以下カウンタ2と 略す)およびANDゲート9に入力されている。 MSKは発振器3の出力fxのマスク制御信号で、 ANDゲート9の一方に入力される。ANDゲー ト9の出力fcpuはスタンバイ制御機能を内蔵した 中央処理装置(以下、略して「CPU」と書く) 1 へ入力されるCPU動作クロックの基準クロッ クである。リセット入力端子13を介してリセッ ト信号RSTがCPU1に入力される。同様に、 リセット信号RSTはORゲート7および8に入 力される。外部割込み入力端子12からは、外 部割込要求信号INTが外部割込み検出回路4 に入力され、その出力である割込み要求信号 INTRQはORゲート8およびCPU1に入力 される。STOPは、CPU1から出力されるス トップ制御信号で、エッジ検出回路6に入力され る。STPは、RSフリップフロップ5のQ出力 で、発振器3に入力され発振器3を停止させる信 号で、ORゲート7にも入力されている。RSフ

るとORゲート7の出力であるCLRが、になり、カウンタ2はクリア状態から解放され、発 振器3の出力 f *を入力クロックとしてカウンタ2が所定クロック数で 大力の出力が発振安定時間の計削がそって PU1が動作を開始する。この様にリセット信号RSTが入力を開始する。この様にリセット信号RSTが入力を開始が行るの様に以下の発振安定時間の計測が行なわれる。

次に、CPU1が動作状態で、マイクロコンピュータが消費するパワーを抑えるためにストップモードに設定する命令を実行すると、ストップ制御信号STOPが"H"レベルでCPU1から出力される。このストップ制御信号STOPの立ちあがりをエッジ検出回路6によって検出し、この出力STPがアクティブになる。すると、発振器3が停止し、同時にカウンタ・2がリセットされマ

スク制御信号MSKが"L"になってCPU動作クロックfeeuが停止し、ストップモードに入る。このストップモードを解除する場合は外部割込み信号INTRQを発出して外部割込みには立ち下がりを検出しのときRがりあるいは立ち下がりを投出してとこれで、で変化ウックを提出する。この発掘をはりたなり、アロックを受け、アロックfeeuが再び発生される。その対してCPU動作クロックfeeuが再び発生される。

[発明が解決しようとする課題]

上述した従来のマイクロコンピュータのリセット制御回路は、リセット解除後実際にCPUが動作を開始するまでに必ず発振安定時間を測定していたので、リセット解除後、即座に(例えば100

٤.

該マイクロコンピュータの電源電圧の投入を記 憶するパワーオンフラグと、

リセット信号がインアクティブでパワーオンフラグに電源電圧の投入が記憶されていないか、リセット信号、ストップ制御信号ともにインアクティブか、リセット信号がインアクティブで発展が定時間計測用カウンタからオーバーフロー信号が出力されたときのいずれかの場合にマスク制御信号をアクティブにするマスク制御信号をアクティブにするマスク制御信号をアクティブにするマスク制御信号をアクティブにするマスク制御信号をアクティブにするマスク制御信号を

マスク制御信号がインアクティブの場合のみ、 前記基準クロックをCPUに出力するゲート回路 とを有する。

[作用]

パワーオンフラグは命令実行状態、すなわち発振器の発振状態において初めにCPUによりクリアされる。この状態でリセット信号がアクティブになると、CPUは初期化されると同時に、マス

μ sec 以内)にマイクロコンピュータが動作する 必要がある応用には適用できないという欠点があ る。

本発明の目的は、発振器が停止していないときのリセット入力ではリセット解除後、すみやかに CPU動作状態に移行できるマイクロコンピュー タを提供することである。

[課題を解決するための手段]

本発明のマイクロコンピュータは、

CPU動作クロック用の基準クロックを発生する発振器と、

該発振器の基準クロックをカウントし、該発振器の発振安定時間を確保する発振安定時間用カウンタと、

CPUから出力されるストップ制御信号により前記発振器を停止させ、外部割込み要求信号またはCPUのリセット信号により発振器を発振させる発振器制御回路と、

リセット信号または前記ストップ制御信号により前記カウンタをクリアするカウンタ制御回路

ク制御信号がアクティブのため、CPU動作クロックはCPUに出力されない。そしてリセット信号がインアクティブに変化すると、マスク制御信号がインアクティブになるため、CPU動作クロックがCPUに出力され、リセット解除後のCPU動作状態にすみやかに移行できる。

[実施例]

次に、本発明の実施例について図面を参照して 説明する。

第1図は本発明の一実施例のマイクロコン ピュータの構成図である。第2図中と同符号が付 されているものは同じ機能を有する。

パワーオンフラグ14は電源電圧の立ちあがりを検出してCPUにより"H"にセットされ、またCPU1から命令(PONCL信号)によってクリアすることもできる。インバータ18はリセット信号RSTを反転する。RSフリップフロップ15はエッジ検出回路6の出力によってセットされ、カウンタ2のオーバーフロー信号によりリセットされる。NORゲート16はパワー

オンフラグ 1 4 の出力と R S フリップフロップ 1 5 の Q 出力を入力とする。 O R ゲート 1 7 はカウンタ 2 のオーバーフロー信号と N O R ゲート 1 6 の出力を入力とする。 A N D ゲート 1 9 は N O R ゲート 1 7 の出力とインバータ 1 8 の出力を入力として、マスク制御信号 M S K を A N D ゲート 9 に出力する。

次に、本実施例の動作について説明する。

まず、第1の場合としてパワーオンリセットのときを考える。電源電圧を投入すると、パワーオンフラグ14がセットされる。パワーオンフラグ14がセットされる。パワーオンフラグ14がでは、NORゲート16の出力はでした。電源電圧の投入では電圧の投入では電子では電子RSTがアクティブレベルのではいるに、ORゲート7の出力CLRはリセットではいて、ORゲート7の出力CLRはリセットではいて、ORゲート7の出力CLRはリセットであるため、カウッタ2はリセットで、BRSTによってではリセットであるとの出力にであるため、カウ制御信号MSKはでしてであると、パワーを表えているのでは、第1の場合を表えている。これでは、第1の場合を表えている。これでは、第1の場合を表えている。これでは、第1の場合を表えている。これでは、第1の場合を表えている。これでは、第1の場合を表えています。第1の場合を表えていますが、または、1000円のは、1000

方、フリップフロップ 5 の出力 S T P は " L " になり発振器 3 は発振状態になる。以上のパワーオント信号 R S T が立ち下がると、O R ゲート 7 のの出力 f *を入力クロックをしてカウント 5 を 2 の出力が " H " に変わり としてカウンタ 2 の出力が " H " に変わり と、O R ゲート 1 7 の出力が " H " に変わり と、O R ゲート 1 7 の出力が " H " に変わり P U 1 が 解除され、C P U 1 が 動作クロック f c p u が発生され、C P U 1 が 動作クロック f c p u が発生され、C P U 1 が 動作クロック f c p u が 発生され、 C P U 1 が 動作クロック f c p u が 発生され、 C P U 1 が 動作クロック f c p u が 発生され、 C P U 1 が 動 が A と、 で な 2 の 場合として 命令実行状態、 すなわ

CPU動作クロックfeouも停止状態にある。他

次に、第2の場合として命令実行状態、すなわち発振器3が発振状態でのリセット入力を考えてみる。CPU1は命令実行状態において、まず初めにパワーオンフラグ14をクリアする命令を実行する。このときには、パワーオンフラグ14のクリア信号PONCLがアクティブとなりパワー

オンフラグ14の出力が"L"に設定される。したがって、この場合にはNORゲート16の出力は"H"であるためORゲート17の出席でリセット信号RSTが再びアクティブとなると、この状態で、CPU 1は初期化されると同時に、インバータ18の出力が"L"(リセット信号RSTが"H"のあるため、発振器3の出力f。のマクロの作品であるため、"L"になりCPU動作ののであるため、"L"になりCPU動作ののであるたが"L"になりCPU動作のであると、インバマスを出力が"L"から"L"へ変化して再びCPU動作のである。W発生される。

第3の場合として、ストップ状態をリセット信 号RSTによって解除する場合を考える。

CPU1が命令実行状態において、ストップモードで設定するための命令を実行したとする。このときCPU1からストップ制御信号STOPが"L"から"H"へ変化し、この信号STOP

の立ちあがりをエッジ検出回路 6 にて検出し、 RSフリップフロップ5および15をセットす る。すると発振器停止信号STPが "H" になり 発振器3が停止し、カウンタ2がリセットされ る。 それと同時にNORゲート16の出力が "L"に設定され、結局ORゲート17の出力 が"L"になりマスク制御信号MSKも"L"と なってCPU動作クロックfeauが停止する。この 状態でリセット信号RSTを"H"にすると、フ リップフロップ5がリセットされ発振器停止信号 STPが"L"になり、発振を開始する。そして リセット信号RSTを "H" から "L" へ変化さ せてリセットを解除すると、ORゲート7の出力 が "H" から "L" へ変化してカウンタ 2 が動作 する。発振安定時間の計測を終了し、カウンタ2 の出力が"H"になるとORゲート17の出力が "H"になりマスク制御信号 MSK も結局 "H" になる。すると、CPU動作クロックfcpuが動作 を開始する。それと同時にRSフリップフロップ 1 5 がクリアされNORゲート 1 6 の出力は "H"に設定され、ORゲート17の出力も "H"に固定される。

[発明の効果]

以上説明したように本発明は、発振器が停止状態でのリセット入力であるか、発振器が発振状態でのリセット入力であるかを識別し、発振器が停止していないときのリセット入力ではリセット解除後、すみやかにCPU動作状態に移行することにより、マイクロコンピュータの応用範囲が広くなるという効果がある。


4. 図面の簡単な説明

第 1 図は本発明の一実施例のマイクロコン ビュータのブロック図、第 2 図は従来例のブロッ ク図である。


1 … C P U、 2 … 発振安定時間計測用カウンタ、 3 … 発振器、 4 … 外部割込み検出回路、 5 … R S フリップフロップ、 6 … エッジ検出回路、 7、 8 … O R ゲート、 9 … A N D ゲート、 1 0 . 1 1 … 発振器接続端子、 1 2 … 外部割込み入力端子、 1 3 … リセット入力端子、 1 4 … パワーオン

フラグ、15…RSフリップフロップ、16…NORゲート、17…ORゲート、18…インパータ、19…ANDゲート、STOP…ストップ制御信号、STP…RSフリップフロップ5の出力、INT…割込み信号、INTRQ…割込み信号、RST…リセット信号、CLR…ORゲート7の出力、MSK…マスク制御信号、fx…発振器3の出力、fcsu…ANDゲート9の出力。

特許出顧人 日本電気株式会社代理人 弁理士内原 晋



病 1 図



第 2 図